Inicio > Noticias > Contenido
Cómo mantener un paquete de baterías de iones de litio de alta potencia
- Aug 06, 2018 -

Las aplicaciones de la batería de iones de litio se han integrado en nuestras vidas. Podemos tener motocicletas eléctricas, herramientas eléctricas portátiles y vehículos híbridos enchufables. Cuando se trata de electricidad, habrá baterías de iones de litio. El hecho de que los paquetes de baterías de iones de litio diseñen circuitos de protección para estas baterías nunca ha sido más importante.

El FET de potencia es una característica clave de seguridad en el Sistema de administración de batería (BMS) cuyo objetivo principal es aislar el paquete de baterías de la carga o el cargador en condiciones anormales. Este artículo discutirá cómo se aplica el bloque y cómo se aplica al FET de potencia para garantizar el funcionamiento seguro del paquete de baterías de Li-Ion.

El bloque de funciones FET de potencia no parece ser complicado: encienda el FET cuando el cargador o la carga estén conectados; apaga el FET cuando ocurre un error. Para funcionar correctamente como FET de potencia, los ingenieros de diseño deben comprender las condiciones de carga, los límites de la batería y los circuitos de bloques funcionales.

En los sistemas de administración de batería, los FET de potencia se controlan mediante el voltaje de la celda, la corriente de la batería, la temperatura, la carga y las comparaciones del monitor de carga. Los bloques de funciones se crean de tres maneras en el sistema: (1) a través de componentes discretos, que requieren espacio adicional en la placa, y el ingeniero de diseño necesita una comprensión profunda de cada subbloque. (2) Un IC de FET de potencia que integra la mayoría de los bloques de subfunción y se puede utilizar como un IC complementario para un monitor / ecualizador de múltiples núcleos. Los Power FET IC son muy útiles en aplicaciones de conteo alto de células ("16 celdas"), como granjas solares y redes inteligentes. (3) Bloques de función Power FET en circuitos integrados de BMS totalmente integrados como ISL94202, ISL94203 e ISL94208. Las funciones de estos tres esquemas son más o menos las mismas. Este artículo explica las funciones intrínsecas de cada subbloque y las consideraciones de diseño para diferentes aplicaciones.

图片6.png

Considere la configuración del circuito de la Figura 1. El sistema es una configuración FET de serie lateral alta conectada al motor. El estado de encendido del FET de potencia depende del voltaje de la batería, las corrientes de carga y descarga, la temperatura y el estado de los pines del monitor. Cualquier falla informada por el subbloque hará que uno o ambos FET se apaguen.

 

Detección de Vcell

La detección de VCel, que no considera el balanceo de células, es una medición de voltaje utilizada para monitorear sobretensiones, subtensiones y condiciones de celda abierta. Las condiciones de bajo voltaje son importantes para detectar la condición de no carga del paquete de baterías para evitar que la celda se escape de la zona activa. El área activa de la batería de iones de litio es de 2.5V a 4.2V. La celda de polímero de litio tiene un rango activo de 2.5V - 3.6V. Dependiendo de la naturaleza y el diseño químicos, el voltaje limitante de la celda determina los límites de celda de carga completa y sin carga. No exceda el límite superior de voltaje cuando cargue la batería, de lo contrario, la batería podría dañarse. La mayoría de los BMS IC supervisan continuamente las condiciones de sobretensión y bajo voltaje, independientemente del estado de carga de la batería.

Después de medir todas las celdas de la batería, es útil informar la diferencia de voltaje total entre la celda más fuerte y la más débil. Las grandes diferencias de voltaje de la batería pueden identificar eventos de celda abierta o línea abierta. La mayoría de los sistemas tienen una prueba de línea abierta para garantizar que el sistema de medición esté conectado a las celdas con cables. La prueba de línea abierta no es tan frecuente como la medición de voltaje de la celda y el resultado del cálculo de la diferencia de voltaje de la celda puede usarse como una advertencia temprana de falla del sistema.

Un evento de celda abierta es un circuito abierto interno o daño de conexión externa. La ocurrencia de un incidente puede ser lenta o repentina. Las causas posibles de los eventos de células abiertas son el envejecimiento, la baja calidad de fabricación de las células o el funcionamiento a largo plazo en entornos hostiles. El daño de la conexión externa generalmente es causado por la construcción deficiente de la batería.

Cuando la batería está conectada a la carga, se genera una gran cantidad de corriente de entrada, y puede producirse una falsa alarma de la presión diferencial máxima de la celda. Un aumento de la corriente de entrada debido a la falta de coincidencia de la impedancia de la celda puede provocar una falta de coincidencia grave en el voltaje de la celda. Algunos chips tienen un retraso en informar eventos, mientras que otros no.

 

Detección actual

La mayoría de los sistemas de batería utilizados para medir la corriente tienen tres comparadores de corriente: cortocircuito de descarga (DSC), sobrecorriente de descarga (DOC) y sobrecorriente de carga (COC). Cada comparador genera un retraso que permite que la corriente sea mayor que el límite durante un período de tiempo antes de tomar medidas.

La carga está menos controlada que el cargador, por lo que se requiere una rápida detección de descarga de corriente para apagar el FET de alimentación para evitar daños a la batería o al FET de alimentación. Cuando se produce un evento DSC, el FET de potencia a menudo se desactiva entre decenas y cientos de milisegundos. El retardo de DSC consiste en el retardo de tiempo y el tiempo requerido para que el FET de potencia se apague. El FET de potencia se desactiva cuando la puerta y la fuente están conectadas por una resistencia de aislamiento. La resistencia y la capacitancia de la puerta forman un circuito RC que determina el tiempo de apagado del FET.

Hay muchos factores a tener en cuenta al configurar el retraso total de tiempo de apagado DSC. El tiempo de apagado DSC está determinado por el tiempo en que la batería y el circuito están dañados, en oposición al momento en que la corriente de arranque pasa cuando la carga se activa o se conecta. El tiempo de apagado del DSC se debe equilibrar con el tiempo de apagado del FET. Una velocidad de desconexión FET excesiva puede causar grandes transitorios de voltaje en los pines de medición de la celda. El pin más cercano al FET de potencia es más susceptible a grandes transitorios de voltaje. Estos eventos transitorios son la energía inductiva almacenada en la traza entre el FET de potencia y la batería, que es el resultado de la ausencia de divergencia cuando la batería se desconecta repentinamente de la carga. La energía del inductor diverge a la carga abierta hasta que el voltaje se eleva lo suficiente como para activar el diodo ESD del circuito conectado. Si la energía es suficiente, el componente estará sometido a una tensión eléctrica excesiva. La cantidad de energía almacenada en la traza es el producto de la inductancia de la traza y la corriente que fluye a la carga. La energía almacenada en la traza es la más bajo condiciones de cortocircuito de descarga. Filtrar en el pin de voltaje de la celda ayuda a reducir la probabilidad de eventos EOS. En la práctica, la traza debe ser lo más corta posible y lo más amplia posible. El tamaño y la longitud del cable entre la carga y la potencia FET también deben elegirse cuidadosamente. Este es otro factor que puede causar eventos transitorios de alta tensión.

El aumento del valor del resistor de aislamiento entre la compuerta FET y el pin de control FET reduce la magnitud del transitorio de voltaje al extender el tiempo de apagado FET. Al mismo tiempo, esto extiende el tiempo de encendido del FET de potencia por la constante de tiempo RC que implica la capacitancia FET. Tenga en cuenta que hay resistencias de aislamiento en ambos casos.

Un FET de alimentación que se apaga demasiado lento puede causar FET dañados o la pérdida de potencia. Como se muestra en la Figura 2, la mayoría de las hojas de datos del producto FET de potencia proporcionan un gráfico de corriente de FET frente a VDS y duración. Considere una batería de 20V con una corriente de cortocircuito de 100A. La figura siguiente muestra que el FET puede seguir funcionando durante 1 milisegundo en esta condición .

图片7.png 

En la práctica, el límite de DSC generalmente se equilibra con la duración de la corriente de entrada. La corriente de entrada puede ser tan grande como 100 veces o más de la corriente de operación. La Figura 3 muestra un ejemplo de un evento transitorio de corriente de entrada en el que el pico de la corriente de entrada es de 270 A y el consumo de corriente de operación es de 8 A. Si se permite que la corriente de irrupción supere el límite de DSC, el FET cambiará entre los estados de encendido y apagado.

图片8.png

La Figura 4 es una caída de voltaje del paquete de baterías causada cuando la corriente de entrada de la Figura 3 fluye a la celda. La Figura 4 muestra la importancia de usar celdas de baja impedancia y conexiones de celda a celda. La corriente de entrada causó que el voltaje del paquete de baterías cayera en 10.8V. La magnitud de la corriente de entrada se reduce aumentando la resistencia de aislamiento (Riso1 y Riso2) del FET de potencia. Un aumento en la resistencia de aislamiento aumenta la duración del evento de corriente de entrada.

图片9.png

El límite y la demora de sobrecorriente de descarga son los límites secundarios que identifican la carga o el sistema dañado (que sigue funcionando después del daño) o la carga incorrecta está conectada a la batería. Las condiciones de DOC existen mucho más tiempo y requieren menos factores para considerar que DSC.

El límite de sobrecorriente de carga evita la sobrecarga de la batería y la carga del paquete de batería con el cargador incorrecto. El retraso del COC permite que la carga no regulada fluya a la batería en un corto período de tiempo. La Figura 5 muestra la curva de carga de un scooter. El motor carga la batería cuando la corriente es negativa. La corriente regenerativa del motor puede ser significativamente mayor que la corriente de carga. La configuración del límite de COC está cerca de la corriente del cargador para evitar cargar la batería con el cargador incorrecto. La mayoría de las corrientes regenerativas tienen una duración corta. En la Fig. 5, la corriente regenerativa registrada después de 250 segundos es el caso cuando la motocicleta va cuesta abajo. La corriente regenerativa en aproximadamente 280 segundos es el caso donde la motocicleta se detiene por inercia. La batería tiene una corriente de carga de 2A.

  图片10.png

El ajuste de la corriente de carga involucra muchos factores. El factor principal es la aceptación de carga de la celda misma. Otros factores incluyen el tiempo de carga, el calentamiento de la celda y el envejecimiento de la batería.

 

control de temperatura

La razón principal para detectar la temperatura de la celda es asegurarse de que la batería no alcance el embalamiento térmico. Las condiciones que pueden causar descontrol térmico son la sobrecarga de la celda, un cortocircuito en la batería o un cortocircuito interno de la misma celda. Algunas baterías químicas son relativamente susceptibles a la fuga térmica.

Además de la detección de embalamiento térmico, la detección térmica también se utiliza en la práctica para determinar si la batería se está cargando o descargando de manera segura. Como se muestra en la Figura 6, la mayoría de las baterías de litio proporcionan un rango de temperatura de carga / descarga recomendado. En aplicaciones tales como computadoras portátiles, puede ser conveniente cargar en la única zona de temperatura de descarga permitida de la Figura 6. JEITA es un estándar de carga de baterías de litio. El estándar recomienda reducir la corriente de carga en una zona de temperatura donde la celda no es muy estable o es menos capaz de aceptar carga. La Figura 7 es un ejemplo del estándar de carga JEITA. Para la mayoría de las aplicaciones, la curva de la Figura 6 es suficiente para los requisitos y es fácil de implementar.

Conclusión

Para IC de BMS independientes, es importante comprender el rendimiento de sus bloques de funciones y FET de alimentación en el área de trabajo. Algunos IC permiten cargar cuando tanto el FET de carga (CFET) como el FET de descarga (DFET) están encendidos. Otros IC apagan el CFET. El CFET nunca se debe apagar en una configuración FET de alimentación en serie cuando el perfil de temperatura de la celda solo permite que funcione la región de descarga. Al ejecutar la carga mientras el CFET está apagado, la corriente pasa a través del diodo del cuerpo del CFET. Esto aumenta la disipación de potencia del FET, provocando un aumento de la temperatura del FET. Si no se toman medidas para eliminar el calor generado por el FET, como a través del diseño del circuito o el uso de un disipador de calor, el componente puede dañarse. El apagado CFET cuando se opera en una configuración de serie también reduce el consumo de energía de carga que puede afectar el rendimiento de la aplicación.

La mayoría de los paquetes de baterías pequeñas y medianas usan dos termistores para controlar la temperatura. Uno de los termistores está ubicado en el centro del paquete de baterías, y la temperatura aquí es más alta debido al aislamiento de las celdas de la batería. Estas células envejecen más rápido debido a las temperaturas de funcionamiento más altas. El segundo termistor está ubicado fuera de la batería y se usa principalmente para medir la temperatura ambiente. La detección adecuada de la temperatura evita que la batería se escape térmicamente y asegura que sea segura su carga o descarga.


Related Products